Новый патент AMD открывает подробности устройства RDNA3, которые первыми будут использовать дизайн чиплетов в GPU.

Новости и аналитика

В патенте не упоминается отдельный кристалл ввода-вывода, и все чиплеты будут вычислительными ядрами примерно с одинаковой конструкцией. Это предполагает наличие основного вычислительного чиплета, который будет выполнять операции ввода-вывода.

Активный мостовой чипсет, который соединяет отдельные кристаллы с помощью схем кэширования, находится не на кристалле, а под чиплетами, и встроен в подложку. Чиплет активного моста связывает различные чиплеты графического процессора, предлагая внешний унифицированный интерфейс памяти, позволяя чиплетам взаимодействовать друг с другом, а также синхронизировать рабочие нагрузки. Весь кэш L3 находится на том же чипсете моста, который находится под чиплетами.
Наконец, каналы памяти, соединяющие память с графическим процессором, существуют на каждом чиплете, но управляются только основным чиплетом.

Контроллер памяти будет включен только на главном кристалле. У каждого чиплета будет свой собственный набор каналов памяти, но они, скорее всего, будут управляться главным кристаллом и подключаться к кэш-памяти L3 на активном мосту. Это означает, что если один чиплет GPU имеет ширину шины 64 бита, два из них приведут к GPU с шириной шины 128 бит, а три – в 192 бит.

Новый патент AMD открывает подробности устройства RDNA3, которые первыми будут использовать дизайн чиплетов в GPU.

Наиболее важным (и проблемным) аспектом конфигураций с несколькими графическими процессорами было распределение рабочей нагрузки между ядрами и их синхронизация. AMD стремится решить эту проблему с помощью разделения кадра. Группы пикселей в шахматном порядке будут визуализироваться разными чиплетами, подобно тому, как SFR (рендеринг с разделением кадра) разделяет кадр на две или более половины, которые затем визуализируются различными графическими процессорами. Разбивка кадра будет достаточно мелкой, что предотвратит разрыв экрана и другие артефакты.

Новый патент AMD открывает подробности устройства RDNA3, которые первыми будут использовать дизайн чиплетов в GPU.

Что касается синхронизации между различными чиплетами, командные процессоры в каждом чиплете идентифицируют ключевые точки в конвейере и прерывают его, чтобы остальные чиплеты могли наверстать отставание. Это позволит поддерживать одинаковую рабочую нагрузку различных чиплетов и обеспечит синхронизацию.
Еще одна важная вещь заключается в том, что только первичный чипсет будет передавать инструкции вторичным кристаллам и связываться с ЦП через мостовой чиплет, а также синхронизировать работу.

В конфигурации GPU, мы, вероятно, увидим 2 или 3 чиплета, поскольку это максимум, на который способна технология упаковки CoWoS-L от TSMC на данный момент. В массовое производство CoWoS-L поступит в конце 2021 года, как раз вовремя для графических процессоров Navi 3x.

Оцените статью
MiningFAQ.ru
Подписаться
Уведомить о
guest
0 комментариев
Межтекстовые Отзывы
Посмотреть все комментарии
0
Оставьте комментарий! Напишите, что думаете по поводу статьи.x
()
x